# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

## 日本国特許庁 PATENT OFFICE



JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

Date of Application:

2000年 4月26日

出願番号

Application Number:

特願2000-125453


出 願 人 Applicant (s):

日本電気アイシーマイコンシステム株式会社

2001年 2月 9日

特 許 庁 長 官 Commissioner, Patent Office





#### 特2000-125453

【書類名】

特許願

【整理番号】

01211059

【あて先】

特許庁長官殿

【国際特許分類】

H04L 12/40

H04L 12/56

H04L 29/00

H04L 29/14

【発明者】

【住所又は居所】

神奈川県川崎市中原区小杉町一丁目403番53

日本電気アイシーマイコンシステム株

式会社内

【氏名】

松尾 周治

【発明者】

【住所又は居所】

神奈川県川崎市中原区小杉町一丁目403番53

日本電気アイシーマイコンシステム株

式会社内

【氏名】

田中 聖

【特許出願人】

【識別番号】

000232036

【氏名又は名称】 日本電気アイシーマイコンシステム株式会社

【代理人】

【識別番号】

100082935

【弁理士】

【氏名又は名称】 京本 直樹

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100082924

【弁理士】

【氏名又は名称】 福田 修一

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】 021566

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9114180

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 通信制御回路

【特許請求の範囲】

【請求項1】 外部のLINKレイヤとのデータ信号のやり取りを行なうLINKインターフェースブロックと、

前記データ信号の再同期化を行なうローカルクロック生成回路と、

前記LINKレイヤからの要求信号を受けるバス調停ブロックと、

前記データ信号の送信を行う送信ブロックと、

前記送信ブロックの出力をパラレル・シリアル変換するパラレル・シリアル変換回路と、

前記パラレル・シリアル変換回路の出力を受け、バスへその信号を送信し、前記バスからの信号または前記パラレル・シリアル変換回路の出力する信号を受信信号として受け、前記バスの使用権利を獲得するため、前記バス調停ブロックから指示されたアービトレーションコードに対応するアービトレーション信号を出力するケーブル駆動ブロックと、

前記ケーブル駆動ブロックの受信信号を受ける受信クロック再生回路と、

前記ケーブル駆動ブロックの受信信号を受け、前記受信信号をシリアル・パラ レル変換するシリアル・パラレル変換回路と、

前記受信クロック再生回路の出力および前記バス調停ブロックの出力および前記シリアル・パラレル変換回路の出力を受ける受信ブロックと、

前記アービトレーション信号を受けて、前記アービトレーション信号を切り換えて前記バス調停ブロックを制御する自己診断テストブロックとを備え、

前記受信ブロックの出力と前記自己診断テストブロックのテストデータとを比較して、その送信動作および受信動作をテストすることを特徴とする通信制御回路。

【請求項2】 前記LINKインターフェースブロックと、前記送信ブロックと、前記受信ブロックと、前記自己診断テストブロックとを前記ローカルクロック生成回路で同期化を行ない、前記パラレル・シリアル変換回路と、前記シリアル・パラレル変換回路と、前記ケーブル駆動ブロックと、前記受信クロック再

生回路とを前記ローカルクロック生成回路のクロックより速いクロックで同期化 する請求項1記載の通信制御回路。

【請求項3】 前記ローカルクロック生成回路のクロックは、50MHzである請求項2記載の通信制御回路。

【請求項4】 前記速いクロックは、400MHzである請求項2または3 記載の通信制御回路。

【請求項5】 前記送信ブロックは、前記LINKインターフェースブロックの出力と前記受信ブロックの出力を選択するセレクタ回路と、Data-Strobe符号化回路と、前記Data-Strobe符号化回路と前記セレクト回路と前記ケーブル駆動ブロックを制御する送信制御回路とを具備し、前記データ信号は、前記Data-Strobe符号化回路に供給され、前記データ信号からストローブデータ信号の作成と同時にバスの使用権利を獲得するため、前記バス調停ブロックから指示されたアービトレーションコードに対応する信号を前記送信制御回路で判断し、両データ信号の始めと終わりに、アービトレーション信号を付加する処理をする請求項1,2,3または4記載の通信制御回路。

【請求項6】 前記ケーブル駆動ブロックは、前記パラレル・シリアル変換回路の出力を受け、前記バスへその信号を送信する第1のドライバと第2のドライバと、前記第1の出力を受ける第1のレシーバと第1のアービトレーションコンパレータと、前記第2の出力を受ける第2のレシーバと第2のアービトレーションコンパレータとを具備する請求項1,2,3または4記載の通信制御回路。

【請求項7】 前記受信ブロックは、前記バス調停ブロックから送られた命令を受け、前記シリアル・パラレル変換回路でシリアルデータからパラレルデータに変換されたデータ信号を受信するかしないかを制御する受信制御回路と、受信命令であれば、前記受信クロック再生回路128から出力されたクロックで、前記シリアル・パラレル変換回路から出力されたデータ信号を書き込むFIFOとを具備する請求項1,2,3,4,5または6記載の通信制御回路。

【請求項8】 前記自己診断テストブロックは、送信命令とテスト用データ 生成を行い、得られたデータ信号を前記LINKインターフェース回路に供給す るテストデータ生成回路と、前記テストデータ生成回路の出力を受け、ストロー ブデータ信号に変換するData-Strobe符号化回路と、前記ストローブデータ信号を期待値データ信号とし、前記FIFOのデータ出力と前記期待値データ信号を比較し、信号の値が一致しているか否かを判定し、その結果を、フラグ信号で知らせる比較回路と、テスト動作以外の通常動作とテスト動作の制御を行なうテスト制御回路と、テスト時に前記第1のアービトレーションコンパレータのアービトレーション信号と前記第2のアービトレーションコンパレータのアービトレーション信号を互い違いに入れ換え、前記バス調停ブロックに供給するアービトレーション信号線切り換え回路とを具備する請求項1,2,3,4,5,6または7記載の通信制御回路。

【請求項9】 前記アービトレーション信号線切り換え回路は、2-1セレクタを具備し、前記テスト制御回路からの制御信号で、前記2-1セレクタの出力を選択する請求項8記載の通信制御回路。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、通信制御回路に関し、特に、IEEE(Institute of Electrical and Electronic Engineers) 1394の規格に準拠したPhysical layer Driver回路 (PHY回路)を含む通信制御回路に関する。

[0002]

#### 【従来の技術】

近年、コンピュータ・インターフェースとして、パーソナル・コンピュータ周辺機器用バス規格が種々開発されており、こうしたパーソナル・コンピュータ周辺機器用バス規格としては、例えば、IEEE(Institute of Electrical and Electronic Engineers) 1394の規格に準拠したバスまたはUSB(Universal Serial Bus:ユニバーサル・シリアル・バス)がある。

[0003]

IEEE1394の規定およびPHY回路の機能を簡単に説明すると、IEE

E1394規格では、コネクタの物理的な規格、電気的な規格、最も基本的な信号のやり取りに関して定義している。

[0004]

IEEE1394シリアルバスのレイヤ構造は、トランザクションレイヤ、リンクレイヤ(以下、LINKと称す)および物理レイヤ(以下、PHYと称す)の3つのレイヤからなり、PHYの役割は、LINKが使用する論理的な記号を電気信号に変換することである。

[0005]

また、電気的なインターフェイスだけでなく、ケーブルやコネクタなどの機械的なインターフェイスも規定されている。 PHYの主な機能として、パケットの送受信、アービトレーション (調停) および電気的物理的インターフェイスの3つが挙げられる。

[0006]

パケット送信中のIEEE1394シリアルバス上では、1つのPHY回路の みがデータ送信を実行している。

[0007]

この半2重の通信モードは、データ信号(Data)とストローブ信号(Strobe)の2対の差動信号を使用して行われ、ストローブ信号は、データ信号の奇数ビットを反転させ生成する。この方式をData-Strobe符号化方式という。

[0008]

この方式によれば、データラインに同じ信号が続き、データラインのレベルが一定となった場合でもストローブ信号が変化することにより、データが連続していることを表す。また、Data-Strobe符号化方式の場合のクロックは、データとストローブラインを排他論理和処理することにより得られる。

[0009]

アービトレーションとは、各ポートがシリアルバスを使用する権利を割り振る ための方法であり、IEEE1394シリアルバスが採用するアービトレーショ ン方法では、アービトレーション期間後には、ひとつのポートだけがデータを送 っていることを保証する。

[0010]

PHY回路は、パケット送受信で用いるポート(接続端子)を複数個持つことができる。ケーブル環境下では、各PHY回路のポート同士を1対1のケーブルで接続する。

[0011]

ポートとケーブルは、トライステートの低電圧電流モードの差動アンプで駆動される。信号は、トライステート、つまり、「O」と「1」、「Z」の3つ状態になる。そして、「Z」は駆動していないか、アイドル状態になっているかを意味する。

[0012]

通常のデータ転送中は、1度にひとつのポートが2組の信号線を個別に「0」または「1」に駆動する。ケーブルは2組のツイストペアの信号線を有し、電源を供給する1組の電源線を有する6芯、または電源線を有さない4芯がある。図4に、IEEE1394に準拠したケーブルの断面図を示す。

[0013]

この図4は、6芯のケーブルを示したもので、この6芯のケーブルは、ツイストペア信号Tpaとツイストペア信号Tpbと電源VGがそれぞれ2本ずつ有している。

[0014]

図5に、ケーブル駆動のPHY回路のポートブロックを示す。

[0015]

ケーブル駆動ブロック500は、ドライバ(Driver502)、レシーバ (Receiver503)、アービトレーションコンパレータ(504、505)などで構成され、ケーブル駆動ブロック520は、ドライバ(Driver522)、レシーバ(Receiver523)、アービトレーションコンパレータ(524、525)などで構成される。

[0016]

図5に示した様に、前述したツイストペアA(Tpa)とツイストペアB(T

pb)の2組のツインペア信号と電源線VGがインターフェースとなる。

[0017]

IEEE1394通信の1つである非同期転送の場合、送信PHYは、LIN Kの転送要求(Request)により、パケットデータ信号の最初に送信開始を示す送信データプリフィックス(Tx\_data\_prefix)というアービトレーション・コードを示す信号と、パケットデータ信号の最後に送信完了を示す送信データエンド(Tx\_data\_end)というアービトレーション・コードを示す信号を付加する。

[0018]

ケーブルで接続された受信PHY回路では、転送されてきたパケットデータの最初にあるアービトレーション・コードを示す信号を受け、受信開始を示す受信データプリフィックス(Rx\_data\_prefix)の信号と判断し、受信回路活性化して、データを受信する。

[0019]

また、転送されてきたパケットデータの最後にあるアービトレーション・コードを示す信号を受け、受信完了を示す受信データエンド(Rx\_data\_end)と判断し、受信回路を非活性化して、パケットデータの受信を終了する。

[0020]

図6は、送信時に流れるパケットデータ信号を示したタイミングチャートである。図7は、受信時に流れるパケットデータ信号を示したタイミングチャートである。また、図9は、送信アービトレーションコードを示したもので、図10は、受信アービトレーションコードを示したものである。

この図6に示す様に、送信するパケットデータに付加された信号が、ストローブ信号Strb\_Tx(Arb\_a)で「0」、データ信号Data\_Tx(Arb\_b)で「1」である場合、ラインの状態は、Tx\_Data\_Prefixとなる(図9参照)。

[0021]

また、送信するパケットデータに付加された信号が、ストローブ信号Strb \_Tx(Arb\_a)で「1」、データ信号Data\_Tx(Arb\_b)で「 0」であるので、図9に示す様に、Tx\_Data\_endとなる。

[0022]

受信側では、パケットデータに付加された信号が、Arb\_aで「0」、Arb\_bで「1」の場合、図10に示す様に、ラインの状態は、Rx\_Data\_endとなる。また、パケットデータに付加された信号がArb\_aで「1」、Arb\_bで「0」の場合、図10に示す様に、ラインの状態はRx\_Data\_Prefixとなる。

[0023]

次に、一般的なPHY回路を図面を参照して説明する。図11は、一般的なPHY回路を示したブロック図である。

[0024]

図11を参照すると、PHY回路1100は、ケーブル駆動ブロック1129と、送信ブロック1115と、受信ブロック1120と、バス調停ブロック1119と、LINKインターフェースブロック1111と、ローカルクロック生成回路1105と、P/S回路(1123、1124)と、S/P回路1125と、クロック再生回路1128とから構成される。

[0025]

バス調停ブロック1119は、LINKインターフェースブロック1111からのアービトレーションの要求に対する対応と各ポートの管理と制御、およびバスのリセットとコンフィグレーションを行う。

[0026]

受信ブロック1120は、バスから送信されたデータを取り込み、データを同期させる。

[0027]

送信ブロック1115は、LINKインターフェースブロック1111からのデータと他PHY回路からのリピートデータとの切り換えを行う。さらにデータ信号を元にしてストローブ信号も生成する。

[0028]

LINKインターフェースブロック1111は、LINK回路(図示せず)と

PHY回路1100間のパケットデータとアービトレーションのやり取りを行う。ケーブル駆動ブロック1129は、ドライバー回路(1130、1134)と、レシバー回路(1131、1135)と、アービトレーションコンパレータ(1132、1136)等の低電圧電流回路で構成される。

[0029]

アービトレーションコンパレータ(1132、1136)(以下、Arb\_C ompと略記する)は、送信、受信されるパケットデータの最初と最後に付加されたアービトレーション信号を検出し、そして比較する。

[0030]

その比較結果として、Arb\_Comp(1132、1136)は、バス調停 ブロック1119を制御するアービトレーション制御信号(Arb\_a、Arb\_b)を出力する。

[0031]

ドライバ回路(1130、1134)は、パケットデータの送信、レシーバー 回路(1131、1135)は、パケットデータの受信を行う。

[0032]

再度、図11を参照して、PHY回路1100の転送動作を説明する。

[0033]

LINK回路(図示せず)から送られてきた転送命令は、PHY回路のLIN Kインターフェースブロック1111で受け、バス調停ブロック11119に送り、PHY回路はデータを送信するアービトレーションコード(Tx\_Data\_prefix)を起こし、バス使用権利が獲得できれば、LINK回路から入力されたパケットデータ信号1101を送信ブロック内のData-Strobe符号化回路1117に取り込み、ストローブ信号を生成する。

[0034]

このData-Strobe符号化回路1117は、データ信号の奇数ビットを反転させて、ストローブ信号を生成する(Data-Strobe符号化方式)。

[0035]

図12にData-Strobe符号化回路と図13にData-Strobe符号化タイミングチャートを示す。

[0036]

生成されたストローブ信号Strb\_Txは、P/S回路1123でパラレルデータからシリアルデータに変換され、ツイストペアA(Tpa)から出力される。またデータ信号Data\_Txも、P/S回路1124でパラレルからシリアルに変換されて、ツイストペアB(Tpb)から出力される。

[0037]

一方、ケーブルで接続されたもう片方のPHY回路は、ケーブルによってツイストペアA(Tpa)が送信側のツイストペアB(Tpb)に、ツイストペアB(Tpb)は送信側のツイストペアA(Tpa)と接続されているので、送信されたTx\_Data\_prefixが、データを受信するアービトレーション(Rx\_Data\_prefix)に変わり、ツイストペアA(Tpa)から入力されたデータData\_Rxが受信ブロック1120のS/P回路1125に入力され、クロック再生回路1128でデータ信号Data\_Rxとストローブ信号Strb\_Rxを排他論理和後、分周処理されて生成した再生クロックによってFIFO回路1122に取り込み、読み出しによりデータが再同期化され、送信ブロック1115に送られる。

[0038]

もし、PHYが複数個のポートを持っていれば、他の接続されるPHYにバスを介してデータをリピートする。この様に、データはバケツリーレーの様に転送される。

[0039]

また、送信するPHYのツイストペアA(Tba)のドライバ1130、及びツイストペアB(Tpb)のドライバ1134から送信されたパケットデータは、レシーバ(1131、1135)を介して内部に帰還されるが、Arb\_Comp1132の出力信号であるアービトレーション制御信号Arb\_a、Arb\_Comp1132の出力信号であるアービトレーション制御信号Arb\_bは、Data\_endを示し、バス調停ブロック1119を制御し、FIFO11

22を非活性状態にするので、パケットデータ送信時にパケットデータが帰還することを防ぐ。すなわち、ひとつのポートで送信と受信を同時にすることはできない。

[0040]

図14にアービトレーション制御信号とバス調停回路の出力信号の関係を示す。一般に、通信制御回路は、通常のパケット通信を行う通常モードの他に、その通信制御回路が正常に動作するか否かをテストするために、テストモードで動作する。

[0041]

図15は、特開平11-4240号公報に開示されているLINK回路とPH Y回路が別々の半導体集積回路装置で構成された第1の従来技術のテスト方法の 一例である。

[0042]

この第1の従来技術のテスト方法では、LINK回路とPHY回路の2つを1組としたものを2組用意し、それぞれ送信動作と受信動作を行う。

[0043]

図15を参照して従来のテスト方法を説明する。外部コントローラ1500、 LINK回路(1501、1502)とPHY回路(1503, 1504)とI EEE1394ケーブル1505から構成される。

[0044]

外部コントローラ1500は、LINK回路(1501, 1502)とPHY 回路(1503、1504)が正常に動作するか否かを確認するためのテストデ ータを備える。

[0045]

外部コントローラ1500は、一方のLINK回路にこのテストデータを送信し、もう一方のLINK回路からテストデータを受信して、送信したテストデータと受信したテストデータを比較して、LINK回路及びPHY回路が正常に動作しているかどうかを確認する。

[0046]

具体的には、外部コントローラ1500からのテストデータをLINK回路1501に送信し、そのテストデータをPHY回路1503に送信する。テストデータを受信したPHY回路1503は、IEEE1394ケーブル1505にテストデータを送信する。

[0047]

IEEE1394ケーブル1505を介してPHY回路1504がテストデータを受信し、LINK回路1502に送信する。

[0048]

テストデータを受信したLINK回路1502は、外部コントローラ1500 にそのテストデータを送信する。

[0049]

前述した様に、LINK回路、PHY回路をテストするためには、LINK回路、及び、PHY回路に送受信する信号をLSI外部でコントロールする装置が必要となり、それによりテストが複雑化するわけである。

[0050]

テストの容易化の要請に応えるために、例えば、特開平11-4240号公報 に開示されている様に、テストデータをコントロールする外部コントローラをテ スト回路としてLSI内に設けることが提案されている。

[0051]

図16は、テスト回路を有する第2の従来技術を示したものである。LINK 回路1601,1602とPHY回路1603,1604とケーブル1605から構成されており、LINK回路の外部で信号の送受信をコントロールしていた外部コントローラをテスト回路1600として、LINK回路に収めたものである。

[0052]

動作は、一方のLINK回路内のテスト回路からテストデータを送信し、PH Y回路、ケーブル、PHY回路、LINK回路と伝播したテストデータをもう一 方のLINK回路LSI内のテスト回路で比較するものである。

[0053]

また、前述した第1の従来技術のテスト方法の様に、回路が正常に動作するかどうかの確認をするテスト時は、実際に使用した場合と同じ様にIEEE1394に準拠したケーブルを使用する。

[0054]

【発明が解決しようとする課題】

しかしながら、このケーブルを使用することにより、LSIテスタ上ではテストが困難だという問題が生じ、LSIテスタ上で動作テストしたいということが要求されきた。

[0055]

この要請を応えるために、例えば、特開平10-170606号公報に開示されている様に、LSI内部にケーブルの代用となる配線とスイッチを設けるということが提案されている。

[0056]

図17は、内部にスイッチと配線を有する従来技術を示したものである。

[0057]

DRVA1とDRVA2の出力部分と端子の間に、ケーブルの代わりの配線と接続ON/OFFができるようにスイッチを設けることにより、LSIテスタ上でのテストが可能になるが、配線、およびスイッチを設けているため、この配線とスイッチが容量となり、実動作の高速動作に支障をきたすという問題がある。実動作と同等の高速動作のテストをLSIテスタで行うためには、高速動作が可能なLSIテスタを用いれば可能であるが、高速で動作するLSIテスタは高価である。

[0058]

本発明の主な目的は、PHY回路を含む通信制御回路の動作テストを低速なLSIテスタ上で、容易に、実動作と同等の高速動作で行える通信制御回路を提供することにある。

[0059]

【課題を解決するための手段】

本発明の通信制御回路は、外部のLINKレイヤとのデータ信号のやり取りを

行なうLINKインターフェースブロックと、前記データ信号の再同期化を行な うローカルクロック生成回路と、前記LINKレイヤからの要求信号を受けるバ ス調停ブロックと、前記データ信号の送信を行う送信ブロックと、前記送信ブロ ックの出力をパラレル・シリアル変換するパラレル・シリアル変換回路と、前記 パラレル・シリアル変換回路の出力を受け、バスへその信号を送信し、前記バス からの信号または前記パラレル・シリアル変換回路の出力する信号を受信信号と して受け、前記バスの使用権利を獲得するため、前記バス調停ブロックから指示 されたアービトレーションコードに対応するアービトレーション信号を出力する ケーブル駆動ブロックと、前記ケーブル駆動ブロックの受信信号を受ける受信ク ロック再生回路と、前記ケーブル駆動ブロックの受信信号を受け、前記受信信号 をシリアル・パラレル変換するシリアル・パラレル変換回路と、前記受信クロッ ク再生回路の出力および前記バス調停ブロックの出力および前記シリアル・パラ レル変換回路の出力を受ける受信ブロックと、前記アービトレーション信号を受 けて、前記アービトレーション信号を切り換えて前記バス調停ブロックを制御す る自己診断テストブロックとを備え、前記受信ブロックの出力と前記自己診断テ ストブロックのテストデータとを比較して、その送信動作および受信動作をテス トする構成である。

[0060]

また、本発明の通信制御回路は、前記LINKインターフェースブロックと、前記送信ブロックと、前記受信ブロックと、前記自己診断テストブロックとを前記ローカルクロック生成回路で同期化を行ない、前記パラレル・シリアル変換回路と、前記シリアル・パラレル変換回路と、前記ケーブル駆動ブロックと、前記受信クロック再生回路とを前記ローカルクロック生成回路のクロックより速いクロックで同期化する構成とすることもできる。

[0061]

さらに、本発明の通信制御回路の前記ローカルクロック生成回路のクロックは、50MHzであり、前記速いクロックは、400MHzである構成とすることもできる。

[006.2]

またさらに、本発明の通信制御回路の前記送信ブロックは、前記LINKインターフェースブロックの出力と前記受信ブロックの出力を選択するセレクタ回路と、Data-Strobe符号化回路と、前記Data-Strobe符号化回路と前記セレクト回路と前記ケーブル駆動ブロックを制御する送信制御回路とを具備し、前記データ信号は、前記Data-Strobe符号化回路に供給され、前記データ信号からストローブデータ信号の作成と同時にバスの使用権利を獲得するため、前記バス調停ブロックから指示されたアービトレーションコードに対応する信号を前記送信制御回路で判断し、両データ信号の始めと終わりに、アービトレーション信号を付加する処理をする構成とすることもできる。

#### [0063]

また、本発明の通信制御回路の前記ケーブル駆動ブロックは、前記パラレル・シリアル変換回路の出力を受け、前記バスへその信号を送信する第1のドライバと第2のドライバと、前記第1の出力を受ける第1のレシーバと第1のアービトレーションコンパレータと、前記第2の出力を受ける第2のレシーバと第2のアービトレーションコンパレータとを具備する構成とすることもできる。

#### [0064]

また、本発明の通信制御回路の前記受信ブロックは、前記バス調停ブロックから送られた命令を受け、前記シリアル・パラレル変換回路でシリアルデータからパラレルデータに変換されたデータ信号を受信するかしないかを制御する受信制御回路と、受信命令であれば、前記受信クロック再生回路128から出力されたクロックで、前記シリアル・パラレル変換回路から出力されたデータ信号を書き込むFIFOとを具備する構成とすることもできる。

#### [0065]

また、本発明の通信制御回路の前記自己診断テストブロックは、送信命令とテスト用データ生成を行い、得られたデータ信号を前記LINKインターフェース回路に供給するテストデータ生成回路と、前記テストデータ生成回路の出力を受け、ストローブデータ信号に変換するData-Strobe符号化回路と、前記ストローブデータ信号を期待値データ信号とし、前記FIFOのデータ出力と前記期待値データ信号を比較し、信号の値が一致しているか否かを判定し、その

結果を、フラグ信号で知らせる比較回路と、テスト動作以外の通常動作とテスト動作の制御を行なうテスト制御回路と、テスト時に前記第1のアービトレーションコンパレータのアービトレーション信号と前記第2のアービトレーションコンパレータのアービトレーション信号を互い違いに入れ換え、前記バス調停ブロックに供給するアービトレーション信号線切り換え回路とを具備する構成とすることもできる。

[0066]

さらに、本発明の通信制御回路の前記アービトレーション信号線切り換え回路は、2-1セレクタを具備し、前記テスト制御回路からの制御信号で、前記2-1セレクタの出力を選択する構成である。

[0067]

#### 【発明の実施の形態】

次に、本発明の第1の実施の形態について図面を参照して説明する。本発明の 第1の実施の形態の通信制御回路を図1に示す。

[0068]

図1を参照すると、本発明の第1の実施の形態の通信制御回路100は、LINKインターフェースブロック111と、ケーブル駆動ブロック129と、送信ブロック115と、受信ブロック120と、バス調停ブロック119と、自己診断テストブロック141との6ブロックとローカルクロック生成回路105と、P/S回路(123、124)と、S/P回路125と、受信クロック再生回路128とを備える。

[0069]

本発明の第1の実施の形態の通信制御回路100は、その動作速度で大きく2つのブロックに分けられる。すなわち、LINKインターフェースブロック111、バス調停ブロック119、送信ブロック115、受信ブロック120、ローカルクロック生成回路105および自己診断テストブロック141のそれぞれは50MHzで動作し、ケーブル駆動ブロック129、P/S回路(123、124)、S/P回路125、受信クロック再生回路128のそれぞれが400MHzで動作する。

[0070]

LINKインターフェースブロック111は、外部のLINKレイヤ(図示せず)とのデータ信号101のやり取りを行なうブロックで、LINKレイヤからのデータ信号101をローカルクロック生成回路105のクロックでデータの再同期化を行ない、送信ブロック115に供給する。LINKレイヤからの要求信号102は、バス調停ブロック119に供給される。

[0071]

ローカルクロック生成回路 1 0 5 は、5 0 M H z 同期化回路のすべてのデータ 信号の同期化を行なうためのクロックを出力するクロックソース源である。

[0072]

送信ブロック115は、データ信号の送信を行なうブロックで、セレクタ回路 SEL116と、Data-Strobe符号化回路117と、送信制御回路1 18とで構成さる。

[0073]

送信制御回路118は、バス調停ブロック119から送られた送信命令(Transmit動作かRepeat動作か)を受け、SEL回路116に供給されたLINKインターフェースブロック111で再同期化されたデータか、バスから受信したデータかの選択を制御する。

[0074]

選択されたデータ信号は、Data-Strobe符号化回路117に供給され、データ信号からストローブデータ信号の作成(DS-Linkビットレベルエンコーディング)と同時にバスの使用権利を獲得するため、バス調停ブロック119から指示されたアービトレーションコードに対応する信号を送信制御回路118で判断し、両データ信号の始めと終わりに、アービトレーション信号(Tx\_data\_prefixとTx\_data\_end)を付加する処理が行わる。その出力は、P/S回路(123、124)に供給され、パラレルデータからシリアルデータへの変換が行なわれ、ケーブル駆動ブロック129に供給される。

[0075]

ケーブル駆動ブロック129は、トライステートの差動入出力低電圧電流回路であるドライバ(130、134)と、レシーバ(131、135)と、アービトレーションコンパレータ(132、136)(以下、Arb\_Compと称する)とで構成され、他のPHYとのバスのインターフェースを行なう。

[0076]

P/S回路124の出力信号線Data\_TXは、ケーブル駆動ブロック129のツイストペアB(Tpb)側のドライバ134に供給され、バスの使用権利が獲得できていれば、バス(139、140)にシリアルデータ信号が出力される。

[0077]

同様に、P/S回路123の出力信号線 $Strb_TX$ は、ケーブル駆動ブロック129のツイストペアA(Tpa)側のドライバ130に供給され、バス(137、138)に出力される。

[0078]

ケーブル駆動ブロック129のドライバ(130、134)の出力は、ケーブル駆動ブロック129内でレシーバ(131、135)と、Arb\_Comp(132、136)にも供給され、シリアルデータ信号は内部に帰還される。

[0079]

ケーブル駆動ブロック129のArb\_Comp(132、136)は、バス(137、138、139、140)から入力されたシリアルデータ信号のアービトレーション信号部分を検出し、その出力(Arb\_a、Arb\_b)は、アービトレーション信号線切り換え回路145を経由してバス調停ブロック119に供給する。

[0080]

バス調停ブロック119は、ツイストペアB(Tpb)側のArb\_Comp 136の出力信号線Arb\_bとツイストペアA(Tpa)側のArb\_Com p132の出力信号線Arb\_aの信号値の組み合わせ状態によって、バスの状態が分かり、送信ブロック115及び受信ブロック120にその状態を知らせ、 PHYの動作を制御する。 [0081]

ケーブル駆動ブロック129のレシーバ(131、135)は、バスから入力 されたパケットデータを検出し、その出力線である $Data_Rx$ (データ信号)と $Strb_RX$ (ストローブ信号)は、受信クロック再生回路128に供給 される。さらに、 $Data_RX$ (データ信号)は、S/P回路125にも供給 される。

[0082]

受信クロック再生回路128は、排他論理和回路126と分周器127とで構成され、データ信号Data\_RXとストローブ信号Strb\_RXとの排他論理和でクロックを作成し、S/P回路125のクロックとして供給する。

[0083]

また、排他論理和回路126の出力を分周し、その出力はFIFO122のクロックとして供給する。

[0084]

受信ブロック120は、受信制御回路121とFIFO122とで構成され、 受信制御回路121は、バス調停ブロック119から送られた命令を受け、S/ P回路125でシリアルデータからパラレルデータに変換されたデータ信号を受 信するかしないかを制御する。

[0085]

受信命令であれば、受信クロック再生回路128から出力されたクロックで、 S/P回路125から出力されたデータ信号をFIFO122に書き込む。

[0086]

IEEE1394は、半2重の通信モードのため、1つのPHYのみでしかデータ送信を実行できない。従って、通常PHYは、送信動作か受信動作かどちらかの動作に限定される。

[0087]

このデータ処理に対し、本発明の第1の実施の形態の自己診断テストブロック 141は、テストデータ生成回路144と、比較回路143と、テスト制御回路 142と、Data-Strobe符号化回路146と、アービトレーション信 号線切り換え回路145とを具備する。

[0088]

テストデータ生成回路144は、送信命令とテスト用データ生成を行い、得られたデータ信号はセレクタ回路SEL110を経由し、LINKインターフェース回路111に供給される。

[0089]

また、このテスト用データ信号は、自己診断テストブロック141内のData-Strobe符号化回路146にも供給され、Data-Strobe符号化回路146でストローブデータ信号に変換される。

[0090]

変換されたストローブデータ信号は、期待値データ信号として比較回路143 に供給される。

[0091]

比較回路143は、FIFO122のデータ出力と期待値データ信号を比較し、信号の値が一致しているか否かを判定し、その結果を、フラグ信号で知らせる。テスト制御回路142は、テスト動作以外の通常動作とテスト動作の制御を行なう。

[0092]

アービトレーション信号線切り換え回路145は、セレクタ回路等で構成され、テスト時にアービトレーション信号線Arb\_aとアービトレーション信号線Arb\_bを互い違いに入れ換え、バス調停ブロック119に供給する。

[0093]

本発明の第1の実施の形態に用いられるSEL、FIFO、P/S回路,S/P回路は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成の説明は省略する。

[0094]

図2は、アービトレーション信号線切り換え回路145の具体的な回路を示したものである。アービトレーション信号線切り換え回路201は、2-1セレクタ(204、205)を具備し、テスト制御回路142からの制御信号で、2-

1 セレクタ (204、205) の出力202、203を選択することによって、Arb\_Comp132の出力信号線Arb\_aとArb\_Comp136の出力信号線Arb\_bを切り換え、バス調停ブロック119の入力とする。

[0095]

すなわち、テスト制御回路142からの制御信号で出力する信号を入力から選択し、Arb\_Comp132の出力信号線Arb\_aとArb\_Comp136の出力信号線Arb\_bを入れ換える。

[0096]

次に、本発明の第1の実施の形態の動作について説明する。

[0097]

まず、本発明の第1の実施の形態の通常のパケット送信動作ついて、図6を参照して説明する。

[0098]

LINKレイヤ(図示せず)からの要求を受けたPHY100は、バスにパケットデータを転送するから、他のPHYは、送信出来ないという意味のTx\_d
ata\_prefixアービトレーション・コードをバスに送る。

[0099]

バス上に接続されている他のPHYからアービトレーション要求が出ていなければバスの使用権利が獲得でき、前述した処理を実行し、パケットデータをバスに送信する。

[0100]

この時、ケーブル駆動ブロック129内で帰還されたアービトレーション信号は、転送は終了したという意味のRx\_data\_endアービトレーション・コードとなるので、バス調停ブロック119、及び受信ブロック120内の受信制御回路121でFIFO122を不活性化させ、受信動作が行なわれず、バス上に転送されたパケットデータは受信されない。このため、自PHYが送ったパケットは、受信できない。

[0101]

次に、本発明の第1の実施の形態のパケット受信の動作を、図7に記載のタイ

ミング図を参照して説明する。

[0102]

受信動作は、バスから送られてきたRx\_data\_prefixアービトレーション・コードをバス調停ブロックで検出し、受信ブロックが活性化され、前述した処理を実行する。この時、受信したポート以外のポートが接続されていれば、受信したパケットデータは、送信ブロックを経由して、その接続されたポートのバスにパケットデータをリピートする。

[0103]

一方、本発明の第1の実施の形態のテスト時の動作は、図8のタイミング図に 従って実行される。

[0104]

自己診断テストブロック141で生成されたテストデータ信号は、LINKインターフェースブロック111を経由して、前述した送信動作を実行する。

[0105]

この時、内部に帰還されたツイストペアA(Tpa)側のアービトレーション信号線A r b \_ a とツイストペアB(Tp b)側のアービトレーション信号線A r b \_ b は、自己診断テストブロック141内のアービトレーション信号線切り換え回路145に供給され、そのアービトレーション信号線切り換え回路145で、ツイストペアA(Tpa)側のアービトレーション信号線A r b \_ a とツイストペアB(Tp b)側のアービトレーション信号線A r b \_ b を入れ換えてバス調停ブロック119に供給する。

[0106]

この結果、バス調停ブロック119は、Rx\_data\_prefixアービトレーション・コードと認識し、前述した受信動作が実行される。

[0107]

従って、ケーブル駆動ブロック129のツイストペアA(Tpa)から帰還されたストローブ信号は、通常モードでデータ信号線Data\_RXが通る経路を通り、S/P回路125でパラレル変換し、受信クロック再生回路128からのクロック信号でFIFO122に書き込まれる。

[0108]

FIFO122で緩衝され、FIFO122のデータ出力は、比較回路143に供給される。テストデータ生成回路144で生成されたテストデータは、期待値データ生成回路(Data-strobe符号化回路)146でストローブデータに変換され、期待値データとし、FIFO122の読み出されるタイミングに合わせて比較回路143に供給する。

[0109]

比較回路 1 4 3 で、帰還されたストローブ信号と生成された期待値ストローブ データを比較し、比較結果を出力フラグ信号として出力する。これにより、送信 動作、受信動作が正常に行なわれたことが確認できる。

[0110]

次に、本発明の第2の実施の形態について説明する。その構成を示す図3を参照すると、本発明の第2の実施の形態は、本発明の第1の実施の形態の構成で、自己診断テストブロック141のData-Strobe符号化回路146の代わりに、送信ブロック115のData-Strobe符号化回路117の出力を受けるメモリ回路346を具備する以外は、本発明の第1の実施の形態と同一構成であり、その同じ構成要素には同一の参照符号が付してある。

[0111]

すなわち、自己診断テストブロック141のData-Strobe符号化回路146の代わりに、データ信号を格納できるメモリ回路346を用意し、送信ブロックから出力されるデータ信号をメモリ回路346に供給し、その出力を比較回路143に供給する構成としている。

[0112]

期待値データ信号は、送信するデータ信号のストローブデータ信号と同一であるから、図3において、送信ブロック115のData-Strobe符号化回路117で生成されたストローブ信号を、例えば、FIFO構成のメモリ回路346に格納しておき、比較のタイミングに合わせてデータ信号を取り出せば、前述した本発明の第1の実施の形態と同様に処理されるので、その詳細な説明は、省略する。

[0113]

本発明の第2の実施の形態も、その正常動作の確認ができることは言うまでも ない。

[0114]

【発明の効果】

このように、本発明のPHY回路では、前述した様な構成の自己診断テスト回路を有しているので、ケーブルを用いずPHY回路単体でループバックテストすることができる。従って、LSIテスタとは別の特別な装置を用いて行うのではなく、LSIテスタ上で動作テストが可能となる。

[0115]

また、ケーブル駆動回路のドライバ、レシーバにテストのための回路を付加していないので、実動作レベルの動作テストが可能となる。

[0116]

よって、動作テストも動作テスト以外のテストと同じLSIテスタで行うことができるので、今まで特別な装置を用いてループバックテストを行っていた工数を削減でき、テスト全体の工数を低減することが可能となる。

[0117]

削減可能な工数は、テスト装置が配置されている環境で異なるが、人為的な手間を考慮しても1/2程度に低減できる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態の通信制御回路のブロック図である。

【図2】

図1に示す通信制御回路のアービトレーション信号切換え回路のブロック図である。

【図3】

本発明の第2の実施の形態の通信制御回路のブロック図である。

【図4】

IEEE1394のケーブルの断面図である。

【図5】

ツイストペアーのブロック図である。

【図6】

通常のパケット送信時のタイムチャートである。

【図7】

通常のパケット受信時のタイムチャートである。

【図8】

テスト時のタイムチャートである。

【図9】

送信時のアービトレーションコードである。

【図10】

受信時のアービトレーションコードである。

【図11】

従来の通信制御回路のブロック図である。

【図12】

符号化回路のブロック図である。

【図13】

符号化方式のタイムチャートである。

【図14】

アービトレーション制御信号とバス調停回路の出力信号である。

【図15】

他の従来の通信制御回路のブロック図である。

【図16】

別の従来の通信制御回路のブロック図である。

【図17】

さらに他の従来の通信制御回路のブロック図である。

【符号の説明】

100,300 通信制御回路

101 データ信号

```
102 要求信号
```

- 103 テスト信号
- 104 一致フラグ
- 105,1105 ローカルクロック生成回路
- 106, 107, 108, 109, 113, 114 バッファ
- 110, 116 SEL
- 111, 1111 LINKインターフェースブロック
- 1 1 2 F F
- 115,1115 送信ブロック
- 117, 146, 1117 Data-Strobe符号化回路
- 118,1118 送信制御回路
- 119,1119 バス調停ブロック
- 120,1120 受信ブロック
- 121,1121 受信制御回路
- 122, 1122 FIFO
- 123, 124, 1123, 1124 P/S回路
- 125, 1125 S/P回路
- 126,1126 排他的論理和
- 127,1127 分周回路
- 128,1128 クロック再生回路
- 129,1129 ケーブル駆動ブロック
- 130, 134, 1130, 1134 ドライバ
- 131, 135, 1131, 1135 レシーバ
- 132, 136, 1132, 1136 アービトレーションコンパレータ(

#### Arb\_Comp)

137, 138, 139, 140, 1137, 1138, 1139, 1140

#### バス


- 141 自己診断テストブロック
- 142 テスト制御回路

#### 特2000-125453


- 143 比較回路
- 144 テストデータ生成回路
- 145 アービトレーション信号線切り換え回路
- 401 ケーブル
- 402,404 電源VG
  - 403,405 ツイストペア

【書類名】 図面

【図1】




## 【図2】




アービトレーション信号線切り換え回路

【図3】





### 【図4】





IEEE1394のケーブルの断面図














出証特2001-3006532

【図9】

| arbitration Transmit |          | Line state neme  |
|----------------------|----------|------------------|
| Arb_A_TX             | Arb_B_TX | Line state name  |
| Z                    | Z        | IDLE             |
| Z                    | О        | TX_REQUEST       |
|                      |          | TX_GRANT         |
| 0                    | Z        | TX_PARENT_NOTIFY |
| 0                    | 1        | TX_DATA_PREFIX   |
| 1                    | Z        | TX_CHILD_NOTIFY  |
|                      |          | TX_IDENT_DONE    |
| 1                    | 0        | TX_DATA_END      |
| 1                    | 1        | BUS_RESET        |


送信アービトレーション・コード

【図10】

| arbitration Receive |          | 1:                 |
|---------------------|----------|--------------------|
| Arb_A_RX            | Arb_B_RX | Line state name    |
| Z                   | Z        | IDLE               |
| Z                   | О        | RX_PARENT_NOTIFY   |
|                     |          | RX_REQUEST_CANCEL  |
| Z                   | 1        | RX_IDENT_DONE      |
| 0                   | Z        | RX_SELF_ID_GRANT   |
|                     |          | RX_REQUEST         |
| 0                   | 0        | RX_ROOT_CONTETION  |
|                     |          | RX_GRANT           |
| 0                   | 1        | RX_PARENT_HANDSHAK |
|                     |          | RX_DATA_END        |
| 1                   | Z        | RX_CHILD_HANDSHAKE |
| 1                   | 0        | RX_DATA_PREFIX     |
| 1                   | 1        | BUS_RESET          |


受信アービトレーション・コード

【図11】




出証特2001-3006532

【図12】



符号化回路

【図13】




Data-Strobe符号化方式のタイミングチャート

【図14】


| arbitration Transmit |          | PIPO ONLA CE |
|----------------------|----------|--------------|
| Arb_A_TX             | Arb_B_TX | FIFOの状態      |
| Z                    | Z        | 不活性          |
| Z                    | 0        | 不活性          |
| Z                    | 1        | 不活性          |
| 0                    | Z        | 不活性          |
|                      |          | 不活性          |
| 0                    | 0        | 不活性          |
|                      |          | 不活性          |
| 0                    | 1        | 不活性          |
| 1                    | Z        | 不活性          |
| 1                    | 0        | 活性           |
| 1                    | 1        | 不活性          |

アービトレーション制御信号とバス調整回路の出力信号の関係


【図15】



【図16】



【図17】



【書類名】 要約書

【要約】

【課題】PHY回路を含む通信制御回路の動作テストをLSIデスタ上で、容易に、実動作と同等の高速動作で行える通信制御回路を提供する。

【解決手段】自己診断回路を有し、正常動作するかどうかをテストするためのテストデータを生成するテストデータ生成手段と生成されたテストデータから期待値を生成する期待値データ生成手段と出力ドライバとレシーバを介して内部に帰還してきたテストデータと期待値データとを比較をする比較手段とアービトレーション信号線を切り換えるアービトレーション切り換え手段から構成されPHY回路を含む通信制御回路。

【選択図】 図1

#### 認定・付加情報

特許出願の番号

特願2000-125453

受付番号

50000527143

書類名

特許願

担当官

第八担当上席

0097

作成日

平成12年 4月27日

<認定情報・付加情報>

【提出日】

平成12年 4月26日

#### 出願人履歴情報

識別番号

[000232036]

1. 変更年月日

1990年 8月13日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区小杉町1丁目403番53

氏 名

日本電気アイシーマイコンシステム株式会社